Stundenplan für das Sommersemester 2026 (01.04.2026 -30.09.2026)
Stand: 14.04.26
Fakultät Elektrotechnik und Informationstechnik
Seminargruppe: EuiDE-8-BEI

Zeit
MontagDienstagMittwochDonnerstagFreitag
1.DS
07:30 - 09:00
1. Woche
Ellinger, Frank
Ü RadFreqIC
GÖR/0226/H
Pohlandt/ Adler
V Patente Praxis
vereinbarter Ort
1.DS
07:30 - 09:00
2. Woche
Ellinger, Frank
V RadFreqIC
GÖR/0226/H
Pohlandt/ Adler
V Patente Praxis
vereinbarter Ort
2.DS
09:20 - 10:50
1. Woche
Mayr, Christian
V VLSI-ProcDesign
BAR/0205/H
Ellinger, Frank
P RadFreqIC
BAR/SCHÖ/E
Ellinger, Frank
V RadFreqIC
GÖR/0226/H
Partzsch, Johannes/Schreiter, Jörg
Ü Neurom.VLSI-Sys
vereinbarter Ort
2.DS
09:20 - 10:50
2. Woche
Mayr, Christian
V VLSI-ProcDesign
BAR/0205/H
Ellinger, Frank
P RadFreqIC
BAR/SCHÖ/E
Ellinger, Frank
V RadFreqIC
GÖR/0226/H
Partzsch, Johannes/Schreiter, Jörg
Ü Neurom.VLSI-Sys
vereinbarter Ort
3.DS
11:10 - 12:40
1. Woche
Mayr, Christian
Ü VLSI-ProcDesign
vereinbarter Ort
Partzsch, Johannes/Schreiter, Jörg
V Neurom.VLSI-Sys
BAR/0106/H
3.DS
11:10 - 12:40
2. Woche
Mayr, Christian
Ü VLSI-ProcDesign
vereinbarter Ort
Partzsch, Johannes/Schreiter, Jörg
V Neurom.VLSI-Sys
BAR/0106/H
4.DS
13:00 - 14:30
1. Woche
Steinmann, Ch.
Ü Optimierung
vereinbarter Ort
4.DS
13:00 - 14:30
2. Woche
Steinmann, Ch.
Ü FEM
vereinbarter Ort
5.DS
14:50 - 16:20
1. Woche
Partzsch, Johannes/Schreiter, Jörg
V Neurom.VLSI-Sys
BAR/0106/H
Mayr, Christian
P VLSI-ProcDesign
vereinbarter Ort
Steinmann, Ch.
V Optimierung
vereinbarter Ort
Steinmann, Ch.
Ü Optimierung
vereinbarter Ort
5.DS
14:50 - 16:20
2. Woche
Partzsch, Johannes/Schreiter, Jörg
V Neurom.VLSI-Sys
BAR/0106/H
Mayr, Christian
P VLSI-ProcDesign
vereinbarter Ort
Steinmann, Ch.
V FEM
vereinbarter Ort
Steinmann, Ch.
Ü FEM
vereinbarter Ort
6.DS
16:40 - 18:10
1. Woche
Schneider, Peter
V Therm.Entw
BAR/0I89/U
6.DS
16:40 - 18:10
2. Woche
Schneider, Peter
V Therm.Entw
BAR/0I89/U